پردازش در حافظه PIM-CXL و شکستن دیوار حافظه دیتاسنترها | ماگ بیت

خلاصه در یک نگاه

تحلیل تخصصی تحول زیرساخت‌های ابری و مراکز داده امروزه غلبه بر تنگنای مرگبار دیوار حافظه (Memory Wall) از طریق ادغام واحدهای پردازش در حافظه محاسباتی (Computational Processing-in-Memory) با پروتکل اتصال متقابل CXL 3.1. بررسی نحوه استقرار ماژول‌های حافظه هوشمند مجهز به هسته‌های پردازشی RISC-V داخلی، اجرای عملیات فیلتر، الحاق، ضرب ماتریسی و بازیابی برداری مستقیماً روی بستر DRAM بدون اشغال پهنای باند PCIe و کانال‌های CPU، سازگاری با معماری‌های بدون سرور توزیع‌شده داده‌محور، کاهش ۸۵ درصدی مصرف انرژی در خوشه‌های هوش مصنوعی و شتاب‌دهی ۱۰ برابری به پردازش کوئری‌های تحلیلی کلان‌داده.
بررسی جامع ابعاد فنی و کاربردی توسط تحریریه ماگ بیت.
پیش‌بینی اثرات کوتاه‌مدت و بلندمدت بر اکوسیستم فناوری.

بن‌بست معماری فون نویمان و بحران مصرف انرژی در انتقال بایت‌ها

برای بیش از هفت دهه، رایانه‌ها بر پایه تفکیک بنیادین میان «واحد پردازش مرکزی» و «واحد ذخیره‌سازی داده» طراحی می‌شدند. در این معماری کلاسیک فون نویمان، هر داده برای کوچک‌ترین پردازشی باید از طریق گذرگاه‌های مسی یا نوری از تراشه‌های رم به سمت کش پردازنده حرکت کرده و پس از انجام عملیات، مجدداً به حافظه بازگردد. با انفجار مدل‌های عظیم زبانی ترابایتی و حجم‌های بی‌سابقه کلان‌داده در سال‌های اخیر، این جابه‌جایی فیزیکی به بحرانی فلج‌کننده تحت عنوان «دیوار حافظه» (Memory Wall) بدل شد.

تحقیقات دیتاسنتری دوران کنونی نشان می‌دهند که بیش از ۶۸ درصد از کل برق مصرفی سرورها صرفاً برای پمپاژ بایت‌ها در میان تراشه‌ها هدر می‌رود، درحالی‌که توان محاسباتی خام پردازنده‌ها به دلیل گرسنگی داده‌ها (Memory Starvation) در حالت بیکار تلف می‌شود. در این بستر بحرانی، جامعه مهندسی سخت‌افزار با گذار قطعی به پارادایم «پردازش در حافظه محاسباتی» (Computational Processing-in-Memory - PIM) نقطه پایانی بر این ناکارآمدی تاریخی نهاد.

این تحول با جهش‌های سخت‌افزاری متن‌باز در خیزش پردازنده‌های بومی RISC-V با اکستنشن‌های تانسوری برداری گره خورده است؛ جایی که هسته‌های سبک‌وزن RISC-V می‌توانند مستقیماً در لایه‌های سیلیکونی تراشه‌های حافظه تعبیه شوند.

استاندارد CXL 3.1 و تشکیل استخرهای حافظه مشترک پویا (Memory Pooling)

ستون فقرات اجرایی این انقلاب، تکامل استاندارد صنعتی Compute Express Link به نگارش CXL 3.1 است. این پروتکل گذرگاهی با پهنای باند فوق‌العاده و تاخیر در مقیاس نانوثانیه، اتصال همدوس حافظه (Memory Coherency) را در سطح کلاسترهای مقیاس‌بزرگ امکان‌پذیر می‌سازد. به جای اینکه هر سرور دارای حافظه اختصاصی منزوی و قفل‌شده باشد، استخرهای عظیمی از حافظه‌های اشتراکی PIM تشکیل می‌شوند که ده‌ها پردازنده و شتاب‌دهنده هوش مصنوعی به صورت هم‌زمان می‌توانند به آن متصل گردند.

با ادغام واحدهای پردازش در این ماژول‌های CXL (موسوم به CXL Computational Memory)، خود کنترلر حافظه مجهز به هسته‌های پردازشی برداری سبک می‌شود. هنگامی که یک عملیات اسکن فیلتر، الحاق جدول‌های رابطه‌ای یا ضرب ماتریسی در حافظه تقاضا شود، پردازنده اصلی تنها دستور محاسباتی (Compute Kernel) را به استخر حافظه ارسال می‌کند. حافظه PIM داده‌ها را به صورت موازی در درون هزاران بانک DRAM پردازش کرده و صرفاً بردار فشرده نتایج نهایی را از طریق باس CXL بازمی‌گرداند؛ این فرآیند مصرف پهنای باند را بیش از ۹۰ درصد کاهش می‌دهد.

چنین ادغامی بستر زیرساختی ایده‌آلی برای معماری‌های پیشرفته داده فراهم ساخته است؛ همان‌گونه که در مقاله انقلاب پایگاه‌داده‌های برداری توزیع‌شده با حافظه اشتراکی CXL تشریح گردید، بازیابی بردارهای همسایگی در فضاهای چندصدمیلیاردی بدون درگیری هسته‌های گران‌قیمت سرور به سرانجام می‌رسد.

دیاگرام همبندی حافظه‌های اشتراکی PIM مبتنی بر سوییچ‌های نوری CXL 3.1 دوران کنونی — معماری توزیع حافظه بدون سرور CXL 3.1: تراشه‌های DRAM با هسته‌های برداری جاسازی‌شده (PIM Cores)، عملیات تقلیل و ضرب تنسوری را در همان محل ذخیره داده انجام داده و تنها نتایج نهایی را از طریق گذرگاه مشترک همدوس به گره‌های پردازنده بازمی‌گردانند.

تلفیق موتورهای سرورلس داده‌محور با ریزپردازنده‌های درون حافظه

تغییر در لایه سیلیکون مستلزم بازنگری در الگوهای توسعه نرم‌افزار است. چارچوب‌های ابری بدون سرور (Serverless) امروزه با توسعه ران‌تایم‌های داده‌محور، توابع سبک‌وزن (مانند فیلترهای نقشه-کاهش و تبدیل داده‌ها) را مستقیماً به گره‌های حافظه PIM کامپایل می‌کنند. توسعه‌دهندگان بدون درگیری با جزییات سخت‌افزاری پیچیده، توابع کد خود را با استاندارد کامپوننت‌های وب‌اسمبلی و کدهای ایمن کپسوله‌سازی کرده و سیستم عامل وظیفه زمان‌بندی اجرای کد را بر روی نزدیک‌ترین بانک سیلیکونی داده بر عهده می‌گیرد.

این هماهنگی نرم‌افزاری تاخیر پاسخگویی (Cold Start) در معماری‌های سرورلس را به کمتر از چند میکروثانیه رسانده است، زیرا دیگر نیازی به بارگذاری بافتارهای سنگین و انتقال فایل‌های پایگاه داده به حافظه کانتینرها وجود ندارد. داده و کد در یک بستر واحد سیلیکونی ادغام شده‌اند.

این سطح از اجرای سبک و بدون حالت، امتداد طبیعی نوآوری‌هایی است که در تحول محاسبات بادوام توزیع‌شده با وب‌اسمبلی ۳ و مدل کامپوننت معرفی گردید و انعطاف‌پذیری دیتاسنترها را به بالاترین حد تاریخی رسانده است.

سناریوهای استقرار سازمانی؛ از پایگاه‌داده‌های تحلیلی تا کلاسترهای استنتاج غول‌پیکر هوش مصنوعی

آثار اقتصادی و زیست‌محیطی استقرار ماژول‌های Computational PIM امروزه خیره‌کننده است. در دیتاسنترهای ارائه‌دهندگان بزرگ ابری، سیستم‌های تحلیلی کلان‌داده (OLAP) و پایگاه‌داده‌های ستونی با کاهش ۸۵ درصدی مصرف توان الکتریکی و دستیابی به ضریب تسریع ۱۲ برابری در پردازش کوئری‌ها مواجه شده‌اند. این یعنی هزینه‌های زیرساختی شرکت‌ها به کسر کوچکی از ارقام گذشته تقلیل یافته است.

در حوزه هوش مصنوعی نیز، اجرای فاز توجه ماتریسی (Attention KV Cache) در مدل‌های غول‌پیکر صدها میلیارد پارامتری به طور کامل به حافظه‌های PIM محول شده است. این امر مانع از گلوگاه شدن حافظه در پاسخ‌دهی هم‌زمان به میلیون‌ها کاربر شده و مصرف آب و برق سیستم‌های خنک‌کننده سرورها را به شدت مهار نموده است. دوران کنونی سرآغاز عصری است که در آن حافظه دیگر یک مخزن منفعل نیست، بلکه به موتور متفکر پردازش ابری مبدل گردیده است.