خبر فوریامروز

ترانزیستورهای سه‌بعدی CFET و شبکه تغذیه پشتی

عبور از مرز یک نانومتر با ترانزیستورهای پشته‌ای CFET؛ تفکیک سیم‌کشی برق به پشت ویفر سیلیکونی، قانون مور را برای دهه‌ای دیگر زنده نگاه داشت.

ترانزیستورهای سه‌بعدی CFET و شبکه
ترانزیستورهای سه‌بعدی CFET و شبکه تغذیه پشتی — عکس: آرشیو ماگ بیت
خلاصه در یک نگاه
  • تحلیل موشکافانه جهش بنیادین صنعت نیمه‌هادی‌ها در مقیاس‌های ساب‌نانومتر A16 و A14 دوران کنونی خداحافظی با معماری افقی GAA و ظهور ترانزیستورهای اثر میدانی مکمل سه‌بعدی (Complementary FET - CFET). بررسی تخصصی ساختار پشته‌سازی عمودی گیت‌های نانوریبونی، تفکیک رادیکال مسیرهای سیگنال داده از توزیع توان برق با شبکه تغذیه از پشت ویفر (Backside Power Delivery Network - BSPDN)، مهار افت ولتاژ مقاوتی IR Drop و خنک‌سازی لایه‌ای در تراشه‌های مجتمع شتاب‌دهنده هوش مصنوعی.
  • بررسی جامع ابعاد فنی و کاربردی توسط تحریریه ماگ بیت.
  • پیش‌بینی اثرات کوتاه‌مدت و بلندمدت بر اکوسیستم فناوری.

پایان مقیاس‌پذیری افقی ترانزیستورهای نانوریبون و چالش تداخل سیم‌کشی

در سال‌های اخیر، حرکت صنعت نیمه‌هادی به سمت گره‌های ۲ نانومتری متکی بر ساختارهای گیت همه‌جانبه افقی (GAA / Nanosheet) بود. اگرچه این ترانزیستورها با احاطه کامل کانال سیلیکونی توسط دی‌الکتریک، نشت جریان زیرآستانه را کنترل کردند، اما به سرعت با معضلی فیزیکی و لاینحل در سطح دوبعدی مواجه شدند: نبود فضای کافی برای چینش پهلوبه‌پهلوی ترانزیستورهای nMOS و pMOS. علاوه بر آن، در لایه‌های فوقانی چیپ، سیم‌کشی‌های انتقال سیگنال ساعت و داده‌ها با خطوط توزیع ولتاژ جریان بالا (Vdd و GND) در یک فضای میکروسکوپی درهم تنیده شده بودند که موجب افت ولتاژ شدید (IR Drop)، اثرات خازنی ناخواسته و افزایش گرمای موضعی می‌شد.

امروزه فوندری‌های پیشرو جهانی با گذار به لیتوگرافی آنگسترومی High-NA EUV، پرده از معماری ساختارشکن «ترانزیستور اثر میدانی مکمل» (Complementary FET یا CFET) برداشتند. در معماری CFET، ترانزیستور نوع n دیگر در کنار ترانزیستور p قرار نمی‌گیرد، بلکه مستقیماً بر فراز آن و در یک پشته عمودی یکپارچه ساخته می‌شود. این شاهکار متالورژی و رشد همبافته بلوری، مساحت سلول منطقی گیت‌ها را به نصف کاهش می‌دهد و بدون نیاز به کوچک‌تر کردن بیش از حد کانال‌های فیزیکی، چگالی ترانزیستور را دو برابر می‌سازد.

این جهش سخت‌افزاری پایه‌ای، مکمل طبیعی نوآوری‌های ثبت‌شده در معماری حافظه‌های سه‌بعدی HBM4 با پل‌های فوتونیکی سیلیکونی است؛ جایی که اتصال ریزترین ترانزیستورها به پهن‌ترین باندهای حافظه، مرزهای پتافلاپسی پردازش را فروریخت.

مکانیزم شبکه تغذیه از پشت ویفر (BSPDN) و مهار افت ولتاژ مقاوتی

دومین رکن بنیادین انقلاب چیپ‌سازی امروزه شبکه توزیع توان از پشت ویفر سیلیکونی (Backside Power Delivery Network - BSPDN) است. در چیپ‌های کلاسیک، نیروی برق از بالای تراشه و پس از عبور از میان بیش از ۱۵ لایه سیم‌کشی ظریف فلزی به ترانزیستورها می‌رسید. در مقیاس‌های ساب‌نانومتر، مقاومت الکتریکی این سیم‌های نانومتری به قدری افزایش یافته بود که تا ۳۰ درصد ولتاژ اعمال‌شده پیش از رسیدن به گیت تلف می‌شد.

در معماری نوین BSPDN، مهندسان ویفر سیلیکونی را از پشت نازک‌سازی کرده و شبکه انتقال ولتاژ با خطوط مس و روتنیم بسیار ضخیم و با مقاومت بسیار کم را در پشت بستر ویفر مستقر کرده‌اند. ولتاژ تغذیه از طریق راه‌های نفوذی مینیاتوری سیلیکونی (Nano-Through Silicon Vias - nTSVs) با عمق کمتر از چند میکرون مستقیماً به ریشه ترانزیستورهای CFET متصل می‌شود. این تفکیک فیزیکی رادیکال، لایه‌های جلویی تراشه را به طور انحصاری برای سیم‌کشی سیگنال و گذرگاه‌های ارتباطی آزاد می‌کند که نرخ تاخیر مدار را تا ۱۷ درصد بهبود بخشیده و افت ولتاژ را عملاً مهار کرده است.

تصویر ماکرو از چینش سه‌بعدی گیت‌های نانوریبون پشته‌ای در معماری ترانزیستور CFET با تغذیه از لایه زیرین
پشته‌سازی سه‌بعدی مکمل در ترانزیستورهای CFET: ترانزیستورهای نوع nMOS مستقیماً روی ترانزیستورهای pMOS قرار گرفته‌اند و سیم‌کشی‌های ولتاژ برق از طریق شبکه نانووایای سیلیکونی (TSV) به پشت ویفر منتقل شده‌اند که چگالی منطقی را در هر میلی‌متر مربع تا ۸۰ درصد جهش داده است.

مدیریت حرارتی لایه‌ای و مهار پدیده گرمایش خودالقا (Self-Heating)

پشته‌سازی عمودی دو ترانزیستور بر روی یکدیگر به همراه تزریق جریان الکتریکی متراکم، نگرانی‌های گسترده‌ای را پیرامون پدیده گرمایش خودالقا (Self-Heating Effect) در لایه‌های میانی به همراه داشت. اگر گرمای ترانزیستور پایینی تخلیه نشود، تغییر در ولتاژ آستانه و فرسایش زودرس گیت غیرقابل اجتناب خواهد بود.

برای حل این بحران، مهندسان نانومواد امروزه لایه‌های عایق دی‌الکتریک سنتی سیلیکون دی‌اکسید را با غشاهای نازک نانوبلورین نیترید بور (Hexagonal Boron Nitride) و الماس سنتتیک جایگزین کرده‌اند. این لایه‌های دووجهی، ضمن ارائه مقاومت دی‌الکتریک بی‌نظیر برای مهار نشتی جریان، رسانایی گرمایی بالاتری نسبت به مس از خود نشان می‌دهند و حرارت را مستقیماً از ستون ترانزیستورها به سمت هت‌سینک‌های زیرین و خنک‌کننده‌های میکروفلوئیدیکی پمپ می‌کنند.

این شاهکار در مقیاس پردازنده، هم‌پوشانی بالایی با تحولات مقیاس دیتاسنتر در فناوری اپتیک درون‌بسته‌ای CPO و سوئیچینگ فوتونیکی دیتاسنترها دارد؛ جایی که خنک‌سازی و انتقال بهینه انرژی، ستون‌های ثبات محاسبات هوش مصنوعی نسل بعد را بنا نهاده‌اند.

چشم‌انداز گره‌های ۱ نانومتری و استمرار حیات پردازش‌های متراکم هوش مصنوعی

ورود موفقیت‌آمیز ترانزیستورهای CFET با شبکه BSPDN به خطوط تولید انبوه نیمه‌هادی‌ها امروزه پایانی بر پیش‌بینی‌های بدبینانه پیرامون توقف قانون مور است. اکنون طراحان چیپ قادرند بیش از ۳۰۰ میلیارد ترانزیستور را در یک قالب یکپارچه سیلیکونی به مساحت یک بند انگشت جای دهند.

این دستاورد عظیم، زیرساخت محاسباتی لازم برای استقرار پردازنده‌های نورومورفیک، خوشه‌های محاسبات کوانتومی کنترل‌پذیر و شتاب‌دهنده‌های هوش مصنوعی سطح خودکار را با کسری از مصرف برق پیشین محقق می‌سازد. مجله ماگ بیت این جهش را شگفتی مهندسی مواد و نقطه آغازین عصر محاسبات فوق‌متراکم و سرد می‌نامد که مرزهای پردازش دیجیتال را برای دهه‌های پیش‌رو جابه‌جا کرده است.

این مطلب را با دوستانتان به اشتراک بگذارید
م
نوشته‌ی
محمد علی رخشان

روزنامه‌نگار حوزه‌ی فناوری؛ علاقه‌مند به روایت آدم‌ها و تغییراتی که فناوری در زندگی روزمره ایجاد می‌کند.

همه‌ی مطالب
مطالب پیشنهادی ماگ بیت

بیشتر از فناوری

مشاهده همه