حافظه‌های سه‌بعدی HBM4 و پل‌های فوتونیکی تراشه

بحران دیوار حافظه (Memory Wall) در عصر مدل‌های زبانی استدلال‌گر و محدودیت‌های مس

در مسیر توسعه شتاب‌دهنده‌های تانسوری و پردازنده‌های گرافیکی هوش مصنوعی، توان محاسباتی خام سیلیکون در طول پنج سال اخیر رشدی بیش از ۶۰ برابری را تجربه کرد، در حالی که پهنای باند حافظه اصلی با رشدی بسیار کندتر (کمتر از ۷ برابر) پیش رفت. این عدم تقارن ساختاری که در ادبیات مهندسی سخت‌افزار به عنوان «دیوار حافظه فون نیومن» (Memory Wall) شناخته می‌شود، بزرگ‌ترین مانع در مسیر مقیاس‌پذیری کلاسترهای پتافلاپسی بود. تراشه‌های چندهزار دلاری هوش مصنوعی در بیش از ۷۰ درصد از چرخه‌های ساعت کاری خود، در حالت انتظار (Memory Stall) برای واکشی وزن‌های شبکه یا ذخیره‌سازی بافرهای توجه (KV Cache) بیکار می‌ماندند.

علاوه بر این، در اتصالات مسی متعارف، با افزایش فرکانس سیگنال الکتریکی به بیش از ۳۲ گیگابیت بر ثانیه، مقاومت اهمی، تداخل الکترومغناطیسی خازنی (Crosstalk) و تلفات حرارتی به شدت افزایش می‌یافت. مهندسان به مرحله‌ای رسیده بودند که بیش از ۵۵ درصد از کل برق مصرفی تراشه صرفاً صرف غلبه بر مقاومت سیم‌های فلزی بین چیپلت محاسباتی و پشته‌های حافظه HBM3e می‌شد؛ وضعیتی که ادامه‌اش از لحاظ پایداری حرارتی بسته‌های نیمه‌هادی غیرممکن بود.

این تنگنای الکتریکی دلیلی شد بر خیزش راهکارهای انقلابی انتقال داده؛ دقیقاً همان‌گونه که در بررسی عمیق فناوری اپتیک درون‌بسته‌ای CPO و سوئیچینگ فوتونیکی در دیتاسنترها تشریح شد، جایگزینی الکترون‌های تنبل با فوتون‌های نوری سریع، تنها راه نجات معماری محاسباتی است.

معماری انقلابی HBM4؛ گذرگاه ۲۰۴۸ بیتی و لایه پایه لاجیک اختصاصی ۴ نانومتری

امروزه کنسرسیوم JEDEC و غول‌های نیمه‌هادی جهان با معرفی مشخصات نهایی HBM4، پارادایم حافظه‌های با پهنای باند بالا را دگرگون ساختند. بارزترین تفاوت HBM4 نسبت به نسل‌های پیشین، دو برابر شدن پهنای باند گذرگاه فیزیکی از ۱۰۲۴ بیت به ۲۰۴۸ بیت است. این دو برابر شدن گذرگاه، امکان دستیابی به پهنای باند تئوریک فراتر از ۳.۵ ترابایت بر ثانیه به ازای هر پشته مجزا را فراهم آورده است؛ به این معنا که یک شتاب‌دهنده پرچمدار مجهز به ۸ پشته HBM4 به پهنای باند خیره‌کننده ۲۸ ترابایت بر ثانیه دست می‌یابد.

دومین شاهکار مهندسی HBM4، تحول «دای پایه» (Base Die / Buffer Die) است. در نسل‌های قبل، دای پایه صرفاً یک مدار سوئیچینگ غیرفعال سیلیکونی ساده بود. اما در HBM4، دای پایه به یک تراشه پردازشی فعال ۴ نانومتری تبدیل شده است. این تراشه نه تنها وظیفه مدیریت آدرس‌دهی و زمان‌بندی ۱۶ لایه پشته DRAM را بر عهده دارد، بلکه می‌تواند عملیات پردازش در حافظه (PIM) نظیر محاسبه ضرب داخلی بردارهای تعبیه و توابع غیرخطی فعال‌ساز را مستقیماً در زیر پشته حافظه انجام دهد؛ قابلیتی که بار سنگین محاسبات میانی را از دوش هسته‌های محاسباتی اصلی برمی‌دارد.

این رویکرد توزیع هوشمند محاسبات، هماهنگی ساختاری بی‌نظیری با نیازمندی‌های پردازشی معرفی‌شده در محاسبات زمان استنتاج و برنامه‌ریزی نهفته هوش مصنوعی دارد؛ جایی که سرعت دسترسی به حافظه پنهان درخت جستجو، عامل تعیین‌کننده زمان استنتاج است.

پل‌های فوتونیک سیلیکونی نوری و استاندارد متن‌باز چیپلت UCIe 3.0

برای اتصال پشته‌های پرسرعت HBM4 به چیپلت‌های پردازشی NPU و GPU، اینترپوزرهای سیلیکونی سنتی به دلیل محدودیت چگالی اتصالات مسی کافی نبودند. در معماری‌های دوران کنونی از «پل‌های نوری سیلیکون فوتونیک» (Silicon Photonics Micro-Bridges) استفاده شده است. این پل‌ها با ضخامت کمتر از ۱۰۰ میکرومتر مستقیماً درون سوبسترای بسته هیبریدی دفن می‌شوند. لیزرهای مینیاتوری ریزتشدیدگر حلقه‌ای (Micro-Ring Resonators)، داده‌های دیجیتال پشته حافظه را با طول‌موج‌های متراکم (WDM) به پالس‌های نوری تبدیل کرده و با تاخیری در مقیاس کمتر از ۸ نانوثانیه و مصرف انرژی کمتر از ۰.۸ پیکوژول بر بیت به چیپلت پردازشی منتقل می‌سازند.

این انفجار تنوع چیپلت‌ها نیازمند یک زبان ارتباطی جهان‌شمول بود. استاندارد فراگیر «اتصال چیپلت جهانی اکسپرس» (Universal Chiplet Interconnect Express - UCIe 3.0) امروزه به بلوغ کامل رسید. با تکیه بر UCIe 3.0، طراحان پردازنده دیگر مجبور به تولید تراشه‌های یکپارچه (Monolithic) پرهزینه و پرخطا نیستند؛ بلکه می‌توانند چیپلت‌های منطقی ساخته‌شده در نودهای پیشرفته ۲ نانومتری را در کنار پشته‌های HBM4 سازندگان مختلف به آسانی در یک بسته چندتراشه‌ای یکپارچه کنند و نرخ بازدهی خطوط تولید نیمه‌هادی را تا ۴۵ درصد بالا ببرند.

این طراحی ماژولار و مبتنی بر استانداردهای شفاف، تکمیل‌کننده مسیر تکامل پلتفرم‌های پردازشی بازی نظیر معماری پردازنده‌های RISC-V با اکستنشن‌های تانسوری RVV است که انحصار تراشه‌سازان سنتی را در دیتاسنترها در هم می‌شکند.

پیامدهای زیرساختی برای مگاکلاسترهای ابری و نقشه راه سخت‌افزارهای فراتر از اگزااسکیل

استقرار ماژول‌های HBM4 مجهز به پل‌های فوتونیکی، بازدهی انرژی کلاسترهای آموزش و استنتاج مقیاس کلان را به ازای هر وات محاسبات تا ۴.۲ برابر ارتقا داده است. دیتاسنترهای مدرن با کاهش تولید گرمای اهمی توانسته‌اند از سیستم‌های خنک‌کننده مایع غوطه‌وری مستقیم استفاده کرده و ضریب بهره‌وری انرژی (PUE) خود را به مرز آرمانی ۱.۰۸ نزدیک سازند.

دوران کنونی نماد پیروزی نهایی فوتونیک و بسته‌بندی سه‌بعدی بر محدودیت‌های فیزیک کلاسیک سیلیکون است. با درهم‌شکسته شدن دیوار حافظه توسط HBM4 و استاندارد UCIe 3.0، مسیر توسعه نسل بعدی ابررایانه‌های زتافلاپسی هموار گشته است؛ عصری که در آن ترافیک عظیم داده‌های محاسباتی، دیگر نه در گلوگاه سیم‌های مسی، بلکه بر بال پرتوهای لیزری بی‌نهایت هدایت می‌شوند.